[CNT 반도체] 1회: 실리콘의 종말과 탄소의 서막 — 3nm의 벽을 넘어서

1. 실리콘 제국의 황혼: 3nm의 벽과 ‘양자 터널링’

지난 수십 년간 반도체 산업은 무어의 법칙에 따라 트랜지스터를 더 작게, 더 촘촘하게 만드는 데 집중해 왔습니다. 하지만 선폭이 3nm 이하로 좁아지면서 실리콘(Si) 소재 자체가 가진 물리적 한계가 드러나기 시작했습니다. 그 중심에는 ‘양자 터널링(Quantum Tunneling)’ 현상이 있습니다.

쉽게 비유하자면, 트랜지스터의 게이트가 물 흐름을 막는 ‘댐’ 역할을 해야 하는데, 선폭이 너무 얇아지자 전자들이 유령처럼 댐 벽을 뚫고 지나가 버리는 것입니다. 이는 게이트가 꺼진 상태에서도 전류가 흐르는 ‘누설 전류’를 발생시켜, 반도체의 발열을 폭증시키고 연산 오류를 유발합니다. (Nature Nanotechnology)

2. 탄소 나노튜브(CNT): 나노 세계의 ‘전자 고속도로’

탄소 나노튜브는 흑연의 한 층인 그래핀을 빨대 모양으로 말아 만든 나노 물질입니다. 이 물질이 실리콘의 강력한 대체자로 부상한 이유는 전자를 이동시키는 방식이 근본적으로 다르기 때문입니다.

기존 실리콘 반도체에서 전자가 불순물과 충돌하며 저항을 일으키는 것과 달리, CNT 내부에서 전자는 마치 장애물이 하나도 없는 텅 빈 8차선 고속도로를 달리는 볼링공처럼 산란 없이 이동합니다. 이를 ‘탄도성 수송(Ballistic Transport)’이라 부릅니다. 이 특성 덕분에 CNT 반도체는 실리콘보다 전기를 1,000배 더 잘 흘리면서도 열 발생은 획기적으로 낮출 수 있습니다. (Wikipedia, MIT 연구보고서)

3. 카이랄성(Chirality): 나노미터 단위의 정밀 제어

CNT를 반도체로 상용화하는 데 있어 최대의 기술적 난제는 ‘카이랄성(Chirality)’이었습니다. CNT는 말아진 각도에 따라 전기가 통하는 ‘금속성’과 전기를 조절할 수 있는 ‘반도체성’으로 나뉩니다. 과거에는 이 둘이 뒤섞여 있어 제어가 불가능했지만, 최근 학계와 산업계에서는 특정 각도의 CNT만을 대량으로 추출하거나 생성하는 기술을 확보했습니다.

이러한 정밀 제어 기술의 확보는 단순히 이론을 넘어 실제 웨이퍼 단위에서 수십만 개의 탄소 트랜지스터(CNFET)를 구현할 수 있는 토대를 마련해주었습니다. (Science Magazine)

4. 파운드리 패권의 미래: TSMC vs 삼성전자

현재 글로벌 파운드리 시장은 TSMC의 핀펫(FinFET) 개선 공정과 삼성전자의 GAA(Gate-All-Around) 구조가 정면으로 충돌하고 있습니다. 하지만 1nm 공정 이하의 영역으로 진입하게 되면, 더 이상 구조적인 변화만으로는 성능 향상을 담보할 수 없습니다. (Samsung Newsroom)

결국 누가 먼저 소재의 한계를 극복하느냐가 승부처가 될 것입니다. TSMC는 최근 대규모 CNT 전문 연구 인력을 배치하며 방어에 나섰고, 삼성전자는 자사의 MBCFET 공정 설계 역량을 탄소 기반 트랜지스터(CNFET)에 이식하려는 전략적 움직임을 보이고 있습니다. 이는 2027년 이후 전개될 ‘나노 소재 전쟁’의 전초전입니다. (TrendForce)